Vị trí: Nhân viên kỹ sư thiết kế Chip – FSEMI – SoC Frontend Implementation Engineer

Mô tả công việc

• Phát triển và xác minh các ràng buộc về thời gian dựa trên đặc điểm kỹ thuật của thiết kế; và xây dựng môi trường tổng hợp để tổng hợp các chip tín hiệu hỗn hợp kỹ thuật số trong các nút quy trình nâng cao.
• Rút ra các hệ số xác nhận thời gian để kiểm tra thời gian thiết kế bằng MCMM (đa góc, nhiều chế độ).
• Làm việc với các kỹ sư thiết kế RTL để thực hiện STA ở thiết kế hàng triệu cổng lớn; để phát hiện các vấn đề không khớp trong RTL, xây dựng ràng buộc, tối ưu hóa mạch và phân tích thời gian; để tối ưu hóa và xác định các đường dẫn quan trọng; và đưa ra gợi ý cho các kỹ sư thiết kế RTL.
• Hỗ trợ kỹ sư thiết kế RTL chạy Formality trên ECO netlist; gỡ lỗi không khớp của netlist ECO; và gỡ lỗi vi phạm thời gian.
• Làm việc với các kỹ sư bố trí để tách biệt và xác định vị trí tồi tệ nhất; để chọn cấu trúc bố cục ô được tối ưu hóa; và hỗ trợ báo cáo thời gian, sửa lỗi ECO.
• Hỗ trợ các kỹ sư DFT triển khai quy trình kiểm tra DFT bao gồm chèn quét, MBIST, nén/giải nén quét cho thiết kế giới hạn pin, v.v.
• Phát triển các phương pháp làm việc bao gồm luồng tổng hợp RTL, luồng chèn DFT và luồng tổng hợp năng lượng thấp bằng cách sử dụng các công cụ EDA tiêu chuẩn ngành.
• Sử dụng hỗ trợ CAD của ASIC cho các thiết kế đa VDD và tận dụng lợi ích của các thiết kế có mục đích sử dụng năng lượng sử dụng UPF.
• Hỗ trợ người quản lý dự án ước tính nỗ lực và lập kế hoạch nguồn lực.
• Hỗ trợ trưởng nhóm trong việc huấn luyện, đào tạo và phát triển các thành viên trong nhóm.

Yêu cầu

• Có kinh nghiệm về thiết kế nhiều đồng hồ và thiết kế tiêu thụ điện năng thấp như: Tối ưu hóa năng lượng động, tối ưu hóa MultiVt, Điều chỉnh tần số đồng hồ, Thang đo tần số điện áp động và thích ứng.
• Xuất sắc trong việc thao tác tập lệnh TCL giờ vàng để tạo báo cáo thời gian cho một thiết kế lớn.
• Kiến thức sâu về: tổng hợp, thời gian, kiểm tra tương đương, trích xuất RC, tiếng ồn, năng lượng, UPF, v.v.
• – Có kinh nghiệm sử dụng các công cụ EDA như: Design Compiler, Power Compiler, Formality, Primetime, Design For Test, TetraMax, v.v.
• Kiến thức tốt về Thiết kế để triển khai thử nghiệm.

Lợi ích

• Gói lương và phúc lợi cạnh tranh.
• Cơ hội phát triển và thăng tiến trong công ty.
• Cơ hội làm việc trong các dự án đổi mới và tạo ra tác động có ý nghĩa trong ngành tự động.

Vui lòng liên hệ: info@headhuntervietnam.com